日本国特許庁 JAPAN PATENT OFFICE

02.12.2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application: 2003年12月 2日

出願番号 Application Number:

特願2003-402673

[ST. 10/C]:


[JP2003-402673]

出 願 人
Applicant(s):

ソニー株式会社

特許庁長官 Commissioner, Japan Patent Office 2005年 1月13日





特許願 【書類名】 0390692106 【整理番号】 平成15年12月 2日 【提出日】 【あて先】 特許庁長官殿 G09G 3/30 【国際特許分類】 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 内野 勝秀 【氏名】 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 山下 淳一 【氏名】 【特許出願人】 000002185 【識別番号】 ソニー株式会社 【氏名又は名称】 【代理人】 【識別番号】 100092336 【弁理士】 鈴木晴敏 【氏名又は名称】 0466-54-2640 【電話番号】 【手数料の表示】 【予納台帳番号】 010191 21,000円 【納付金額】 【提出物件の目録】 【物件名】 特許請求の範囲 1

> 明細書 1 図面 1

> 要約書 1

【物件名】

【物件名】 【物件名】

【書類名】特許請求の範囲

【請求項1】

基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とを含むトランジスタ回路であって、動作中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとともに、

該動作の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手段を備えたことを特徴とするトランジスタ回路。

【請求項2】

当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に駆動して上記した動作の妨げとならないタイミングを作り出す補完手段とを備え、

前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項1記載のトランジスタ回路。

【請求項3】

当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加することを特徴とする請求項2記載のトランジスタ回路。

【請求項4】

当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加することを特徴とする請求項2記載のトランジスタ回路。

【請求項5】

行状の走査線と列状の走査線との各交差部に配され、該走査線によって選択された時該信号線から信号をサンプリングし且つサンプリングした信号に応じて負荷素子を駆動する画素回路であって、

基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とからなり、

負荷素子の駆動中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとともに、

負荷素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソース の間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス 印加手段を備えたことを特徴とする画素回路。

【請求項6】

当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に動作して上記した負荷素子の駆動の妨げとならないタイミングを作り出す補完手段とを備え、

前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バ イアスを印加することを特徴とする請求項5記載の画素回路。

【請求項7】

当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加することを特徴とする請求項6記載の画素回路。

【請求項8】

当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記補完手段は、当該薄膜トランジ

スタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタ に印加することを特徴とする請求項6記載の画素回路。

【請求項9】

前記複数の薄膜トランジスタは、該走査線によって選択された時導通し該信号線から信 号をサンプリングして保持容量に保持するサンプリング用薄膜トランジスタと、該保持容 量に保持された信号電位に応じて該負荷素子に対する通電量を制御するドライブ用薄膜ト ランジスタと、該負荷素子に対する通電をオン/オフ制御するスイッチング用薄膜トラン ジスタとを含み、前記逆バイアス印加手段は、該ドライブ用薄膜トランジスタ及び該スイ ッチング用薄膜トランジスタの少くとも一方に逆バイアスをかけることを特徴とする請求 項5記載の画素回路。

【請求項10】

該ドライブ用薄膜トランジスタの閾電圧の変動をキャンセルする様に、該ドライブ用薄 膜トランジスタのゲートに印加される信号電位のレベルを調整する閾電圧キャンセル手段 を含むことを特徴とする請求項9記載の画素回路。

【請求項11】

該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタのゲートに印加 される信号電位のレベルを自動的に制御するブートストラップ手段を含むことを特徴とす る請求項9記載の画素回路。

【請求項12】

行状の走査線と、列状の走査線と、これらが交差する部分に配された画素回路とからな る表示装置であって、

該画素回路は、該走査線によって選択された時該信号線から映像信号をサンプリングし 且つサンプリングした映像信号に応じて発光素子を駆動し、

該画素回路は、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲ ート、ソース又はドレインを接続する配線とからなり、

発光素子の駆動中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続 的に順バイアスがかかる薄膜トランジスタを含むとともに、

発光素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソース の間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス 印加手段を備えたことを特徴とする表示装置。

【請求項13】

当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジス タを当該薄膜トランジスタに対して補完的に動作して該発光素子の駆動の妨げとならない タイミングを作り出す補完手段とを備え、

前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バ イアスを印加することを特徴とする請求項12記載の表示装置。

【請求項14】


当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジ スタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジス タのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタの ゲートに印加することを特徴とする請求項13記載の表示装置。

【請求項15】

当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジ スタは反対のPチャネル型又はNチャネル型であり、前記補完手段は、当該薄膜トランジ スタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタ に印加することを特徴とする請求項13記載の表示装置。

【請求項16】

前記複数の薄膜トランジスタは、該走査線によって選択された時導通し該信号線から映 像信号をサンプリングして保持容量に保持するサンプリング用薄膜トランジスタと、該保 持容量に保持された信号電位に応じて該発光素子に対する通電量を制御するドライブ用薄



【請求項17】

該ドライブ用薄膜トランジスタの閾電圧の変動をキャンセルする様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを調整する閾電圧キャンセル手段を含むことを特徴とする請求項16記載の表示装置。

【請求項18】

該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを自動的に制御するブートストラップ手段を含むことを特徴とする請求項16記載の表示装置。

【請求項19】

基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とを含むトランジスタ回路の駆動方法であって、

動作中少くとも1個の薄膜トランジスタに対し配線を介してゲートとソースの間に反復 的若しくは持続的に順バイアスをかける順バイアス印加手順と、

該動作の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手順とを行なうことを特徴とするトランジスタ回路の駆動方法。

【請求項20】

当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、当該薄膜トランジスタに対して補完的に駆動して、上記した動作の妨げとならないタイミングを作り出す補完手順を含み、

前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項19記載のトランジスタ回路の駆動方法。

【請求項21】

行状の走査線と列状の走査線との各交差部に配され、該走査線によって選択された時該信号線から信号をサンプリングし且つサンプリングした信号に応じて負荷素子を駆動するために、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とからなる画素回路の駆動方法であって、

負荷素子の駆動中少くとも1個の薄膜トランジスタに対して、配線を介しゲートとソースの間に反復的若しくは持続的に順バイアスをかける順バイアス印加手順と、

負荷素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手順とを行なうことを特徴とする画素回路の駆動方法。

【請求項22】

当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、当該薄膜トランジスタに対して補完的に動作して、上記した負荷素子の駆動の妨げとならないタイミングを作り出す補完手順を含み、

前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バ イアスを印加することを特徴とする請求項21記載の画素回路の駆動方法。

【請求項23】

行状の走査線と、列状の走査線と、これらが交差する部分に配された画素回路とからなり、該画素回路は、該走査線によって選択された時該信号線から映像信号をサンプリングし且つサンプリングした映像信号に応じて発光素子を駆動し、該画素回路は、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とからなる表示装置の駆動方法であって、

発光素子の駆動中少くとも1個の薄膜トランジスタに対して、配線を介してゲートとソ

ースの間に反復的若しくは持続的に順バイアスをかける順バイアス印加手順と、

発光素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手順とを行なうことを特徴とする表示装置の駆動方法。

【請求項24】

当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、当該薄膜トランジスタ に対して補完的に動作して、該発光素子の駆動の妨げとならないタイミングを作り出す補 完手順を含み、

前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項23記載の表示装置の駆動方法。

【書類名】明細書

【発明の名称】トランジスタ回路、画素回路、表示装置及びこれらの駆動方法 【技術分野】

[0001]

本発明は基板上に集積形成された薄膜トランジスタで構成されるトランジスタ回路に関する。又、トランジスタ回路の一形態である画素回路に関する。更には、この画素回路をマトリクス状に配列した表示装置に関する。このアクティブマトリクス型の表示装置は例えば液晶ディスプレイや有機ELディスプレイなどのフラットディスプレイパネルを包含する。

【背景技術】

[0002]

電界効果型トランジスタの一種である薄膜トランジスタは、ガラスなどの絶縁性基板の上に成膜された非晶質シリコン膜若しくは多結晶シリコン膜を素子領域とするものである。近年この薄膜トランジスタはアクティブマトリクス型のディスプレイデバイスの画素スイッチとして開発が盛んに行なわれている。薄膜トランジスタはゲートとドレインとソースを備えており、ゲートに印加される電圧に応じて、ソース/ドレイン間に電流を流す。薄膜トランジスタが飽和領域で動作する時、ドレイン電流 I d s は以下のトランジスタ特性式によって与えられる。

Ids = $(1/2) \mu (W/L) Cox (Vgs-Vth)^{2}$

ここでVgsはソースを基準としたゲート電圧を表わし、Vthは閾電圧を表わし、Coxはゲート容量を表わし、Wはチャネル幅を表わし、Lはチャネル長を表わし、 μ は半導体薄膜の移動度を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタはゲート電圧Vgsが閾電圧Vthを超えると、ドレイン電流Idsを流す構造となっている。

[0003]

機つかの薄膜トランジスタを結線して所定の機能を奏するトランジスタ回路が構成される。一般にトランジスタ回路は、基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とで構成されている。この様なトランジスタ回路の典型例として画素回路が挙げられる。画素回路は行状の走査線と列状の信号線とが交差する部分に各々形成されており、全体としてアクティブマトリクス表示装置を構成する。画素回路は走査線によって選択された時動作し、信号線から映像信号をサンプリングして、有機EL発光素子などの負荷素子を駆動する。この様な薄膜トランジスタを能動素子とするアクティブマトリクス型の有機ELディスプレイデバイスは、例えば特許文献1に開示されている。

【特許文献1】特開平8-234683号公報

【発明の開示】

【発明が解決しようとする課題】

[0004]

上述したトランジスタ特性式から明らかな様に、飽和領域においては薄膜トランジスタはゲート電圧が閾電圧を超えた時オンしドレイン電流が流れる一方、ゲート電圧が閾電圧を下回るとカットオフする。しかしながら、薄膜トランジスタの閾電圧Vthは必ずしも一定ではなく経時的に変動する。この閾電圧の変動によりカットオフ動作に乱れが生じ、トランジスタ回路の誤動作につながるという問題がある。又、上述のトランジスタ特性式から明らかな様に、ゲート電圧が一定であっても閾電圧が変動するとドレイン電流も変動してしまう。発光素子を電流駆動する画素回路の場合、閾電圧の変動がドレイン電流の変動をもたらし、ひいては発光素子の輝度の劣化となって現われるという課題がある。

【課題を解決するための手段】

[0005]

上述した従来の技術の課題に鑑み、本発明は薄膜トランジスタの閾電圧の変動を補正する機能を自ら備えたトランジスタ回路、画素回路及び表示装置とこれらの駆動方法を提供

することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち、基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とを含むトランジスタ回路であって、動作中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとともに、該動作の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手段を備えたことを特徴とする。

[0006]

好ましくは、当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に駆動して上記した動作の妨げとならないタイミングを作り出す補完手段とを備え、前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする。例えば、当該薄膜トランジスタはNチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加する。或いは、当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記追加薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加する。

[0007]

又本発明は、行状の走査線と列状の走査線との各交差部に配され、該走査線によって選択された時該信号線から信号をサンプリングし且つサンプリングした信号に応じて負荷素子を駆動する画素回路であって、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とからなり、負荷素子の駆動中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとともに、負荷素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの関電圧の変動を抑制する逆バイアス印加手段を備えたことを特徴とする。

[0008]

好ましくは、当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に動作して上記した負荷素子の駆動の妨げとならないタイミングを作り出す補完手段とを備え、前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする。例えば当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加する。或いは当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記追加薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加する。

[0009]

好ましくは、前記複数の薄膜トランジスタは、該走査線によって選択された時導通し該信号線から信号をサンプリングして保持容量に保持するサンプリング用薄膜トランジスタと、該保持容量に保持された信号電位に応じて該負荷素子に対する通電量を制御するドライブ用薄膜トランジスタと、該負荷素子に対する通電をオン/オフ制御するスイッチング用薄膜トランジスタとを含み、前記逆バイアス印加手段は、該ドライブ用薄膜トランジスタの少くとも一方に逆バイアスをかける。又、該ドライブ用薄膜トランジスタの関電圧の変動をキャンセルする様に、該ドライプ用薄膜トランジスタのゲートに印加される信号電位のレベルを調整する閾電圧キャンセル手段を含む。更に、該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタのゲー

トに印加される信号電位のレベルを自動的に制御するブートストラップ手段を含む。

[0010]

又本発明は、行状の走査線と、列状の走査線と、これらが交差する部分に配された画素 回路とからなる表示装置であって、該画素回路は、該走査線によって選択された時該信号 線から映像信号をサンプリングし且つサンプリングした映像信号に応じて発光素子を駆動 し、該画素回路は、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタの ゲート、ソース又はドレインを接続する配線とからなり、発光素子の駆動中少くとも1個 配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トラ ンジスタを含むとともに、発光素子の駆動の妨げとならないタイミングで当該薄膜トラン ジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変 動を抑制する逆バイアス印加手段を備えたことを特徴とする。

[0 0 1 1]

好ましくは、当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄 膜トランジスタを当該薄膜トランジスタに対して補完的に動作して該発光素子の駆動の妨 げとならないタイミングを作り出す補完手段とを備え、前記逆バイアス印加手段は、該作 り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする 。例えば当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜ト ランジスタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トラ ンジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジ スタのゲートに印加する。或いは当該薄膜トランジスタはNチャネル型又はPチャネル型 であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記 補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパル スを前記追加薄膜トランジスタに印加する。

[0012]

好ましくは、前記複数の薄膜トランジスタは、該走査線によって選択された時導通し該 信号線から映像信号をサンプリングして保持容量に保持するサンプリング用薄膜トランジ スタと、該保持容量に保持された信号電位に応じて該発光素子に対する通電量を制御する ドライブ用薄膜トランジスタと、該発光素子に対する通電をオン/オフ制御するスイッチ ング用薄膜トランジスタとを含み、前記逆バイアス印加手段は、該ドライブ用薄膜トラン ジスタ及び該スイッチング用薄膜トランジスタの少くとも一方に逆バイアスをかける。又 、該ドライブ用薄膜トランジスタの閾電圧の変動をキャンセルする様に、該ドライブ用薄 膜トランジスタのゲートに印加される信号電位のレベルを調整する閾電圧キャンセル手段 を含む。更に、該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタの ゲートに印加される信号電位のレベルを自動的に制御するブートストラップ手段を含む。

[0013]

又本発明は、基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各 薄膜トランジスタのゲート、ソース又はドレインを接続する配線とを含むトランジスタ回 路の駆動方法であって、動作中少くとも1個の薄膜トランジスタに対し配線を介してゲー トとソースの間に反復的若しくは持続的に順バイアスをかける順バイアス印加手順と、該 動作の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイ アスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手順とを 行なうことを特徴とする。更に、当該薄膜トランジスタに並列接続した追加薄膜トランジ スタを、当該薄膜トランジスタに対して補完的に駆動して、上記した動作の妨げとならな いタイミングを作り出す補完手順を含み、前記逆バイアス印加手順は、該作り出されたタ イミングで当該薄膜トランジスタに逆バイアスを印加する。

[0014]

又本発明は、行状の走査線と列状の走査線との各交差部に配され、該走査線によって選 択された時該信号線から信号をサンプリングし且つサンプリングした信号に応じて負荷素 子を駆動するために、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタ のゲート、ソース又はドレインを接続する配線とからなる画素回路の駆動方法であって、

負荷素子の駆動中少くとも1個の薄膜トランジスタに対して、配線を介しゲートとソースの間に反復的若しくは持続的に順バイアスをかける順バイアス印加手順と、負荷素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手順とを行なうことを特徴とする。更に、当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、当該薄膜トランジスタに対して補完的に動作して、上記した負荷素子の駆動の妨げとならないタイミングを作り出す補完手順を含み、前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加する。

[0015]

又本発明は、行状の走査線と、列状の走査線と、これらが交差する部分に配された画素 国路とからなり、該画素回路は、該走査線によって選択された時該信号線から映像信号を サンプリングし且つサンプリングした映像信号に応じて発光素子を駆動し、該画素回路は 、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース はドレインを接続する配線とからなる表示装置の駆動方法であって、発光素子の駆動的に なとも1個の薄膜トランジスタに対して、配線を介してゲートとソースの間に反復的なる は持続的に順バイアスをかける順バイアス印加手順と、発光素子の駆動の妨げとない なは持続的に順バイアスをかける順バイアス印加手順とを行なうことを特徴 は持続的に順バイアスをかける順バイアス印加手順とを行なうことを特徴 である。更に、当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、当該薄膜トランジスタに対して、該発光素子の駆動の妨げとならないタイミングで当該 でり出す補完手順を含み、前記逆バイアス印加手順は、該作り出されたタイミングで当該 で当該アンジスタに逆バイアスを印加する。

【発明の効果】

[0016]

薄膜トランジスタは、正のゲート電圧(順バイアス)が反復的若しくは持続的に印加されると、閾電圧が正方向にシフトする傾向がある。逆に負のゲート電圧(逆バイアス)が反復的若しくは持続的に印加されると、閾電圧は負方向に変動する傾向がある。トランジスタ回路の機能や動作条件によっては、回路配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスが係る薄膜トランジスタが含まれることがある。当該薄膜トランジスタはこの様な順バイアスにより閾電圧が経時的にシフトする。これを放置すると当該トランジスタのカットオフ動作の乱れなどにより、トランジスタ回路の誤動作を招く恐れがある。そこで、本発明では、トランジスタ回路の動作上若しくは機能上、反復的若しくは持続的に順バイアスの印加が避けられない薄膜トランジスタについては、動作の妨げとならないタイミングで逆バイアスを印加している。これにより、順バイアスで正方向にシフトした閾電圧を負方向に戻すことができ、結果的に閾電圧の変動を抑制できる。

[0017]

場合によっては順バイアスの印加がほとんど継続的に行なわれる様な薄膜トランジスタでは、逆バイアスを印加する為に十分なタイミングを取れない場合がある。この様な薄膜トランジスタに対しては、追加薄膜トランジスタを並列接続し、当該薄膜トランジスタに対して追加トランジスタを補完的に駆動することで、逆バイアスを印加するタイミングを強制的に作り出す様にしている。これにより、継続的な順バイアスの印加で閾電圧の上方シフトが避けられない薄膜トランジスタについても、補完用の追加薄膜トランジスタを並列接続することで、強制的に閾電圧を下方修正することができる。

【発明を実施するための最良の形態】

[0018]

以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係るトランジスタ回路の第一実施形態を表わしており、(A)は構成を表わす回路図、(B)は動作を表わすタイミングチャート、(C)は原理を表わすグラフである。(A)に示す様に、本トランジスタ回路は、基板に形成された2個の薄膜トランジスタTr1,Tr2と、インバータ動作を行なう様に各薄膜トランジスタTr1,Tr2のゲート、ソース又はドレ

インを接続する配線とで構成されている。すなわち、本トランジスタ回路は2個のNチャ ネル型トランジスタTr1,Tr2を用いてインバータを構成したものである。Nチャネ ル型の薄膜トランジスタは非晶質シリコン膜を活性層として安価に製作できるので、コス ト的に有利である。尚インバータは単なる例示であって、本発明に係るトランジスタ回路 は薄膜トランジスタで構成されていればよく、その機能や動作を問わない。

[0019]

具体的な回路構成であるが、Tr1のゲートには所定のゲート電圧V1が印加され、ド レインは電源電圧Vccの供給を受け、ソースは出力Voutを供給する様になっている 。図示の例では出力端子に負荷容量CLが接続されている。負荷容量CLの一端には出力 Voutが印加され、他端はVssに接地されている。ゲート電圧V1はTr1の閾電圧 とVccとの和よりも大きく設定されている為、Tr1は常時オン状態にある。Tr2の ゲートには入力信号Vinが印加され、ソースはVssに接地され、ドレインはTr1の ソースと接続して出力ノードを構成している。

[0020]

(B) に示す様に、本トランジスタ回路はインバータ動作を行なっており、入力信号 V inを反転して出力信号Voutを得る。すなわち、Vinがローレベル(L)の時、V outはハイレベル(H)になり、VinがHの時VoutはLとなる。Tr2に着目す ると、Vinがローレベルの時オフ状態となって、出力ノードは接地電位Vssから切り 離される。この時Trlは常時オン状態となっているので出力ノードはVccにプルアッ プされる。この結果Voutはハイレベル(Vcc)になる。逆にVinがハイレベルに なるとTr2がオンして、出力ノードがVssに向かってプルダウンされる。負荷容量C Lから放電される電流とTrlから供給される電流の和が、Tr2を流れる電流と釣り合 った時Voutのローレベルが確定する。通常VoutのローレベルはVssよりも若干 高くなっている。

[0021]

以上の説明から明らかな様に、VinのローレベルはTr2の閾電圧より低ければよく 、通常はVssに設定される。一方、VinのハイレベルはTr2の閾電圧より十分高け ればよい。しかしながら、この通常の設定では、Tr2のゲートにハイレベルの順バイア スが反復的に印加されることとなり、Tr2の閾電圧の上方変動をもたらす。これを放置 するとVinのハイレベルが上方変動した閾電圧を下回ってしまう恐れがあり、誤動作の 原因となる。そこで本発明ではVinのローレベルをVssを下回る負電位として、いわ ゆる逆バイアスが定期的にTr2に印加される様にしている。この逆バイアスにより上方 シフトした閾電圧が下方修正され、結果としてTr2の閾電圧変動を抑制できる。すなわ ち第一実施形態では入力信号Vinの供給源自体が逆バイアス印加手段を構成しており、 インバータ動作の妨げとならないタイミング(図示の例ではローレベルのタイミング)で 薄膜トランジスタTr2のゲートとソースの間に逆バイアスを印加して薄膜トランジスタ Tr2の閾電圧の変動を抑制している。

[0022]

(C) は薄膜トランジスタTr2の閾電圧の変化を示すグラフである。横軸にソース電 位を基準としたゲート電圧Vgsを取り、縦軸に閾電圧Vthを取ってある。反復的若し くは持続的に絶えず正のゲート電圧(順バイアス)が印加されると、Vthは上方変動し 、極端になると正常なオン/オフ動作が行なえない。逆に負のゲート電圧(逆バイアス) を印加し続けると、Vthは下方変動する。本発明はこの現象を利用しており、順バイア スの継続的な印加による閾電圧の上方シフトを、回路の動作の支障とならないタイミング で逆バイアスを印加することにより下方修正し、以って閾電圧の変動を抑制するものであ る。

[0023]

図2は、図1に示したトランジスタ回路における入力信号Vinと出力信号Voutの 他の実施例を示すタイミングチャートである。本実施例では入力パルスVinのデューテ ィが50%からずれており、ローレベルの期間が短くハイレベルの期間が長くなっている 。この入力パルスVinを反転した出力パルスVoutは、逆にハイレベルの期間が短く ローレベルの期間が長くなっている。インバータが組み込まれる回路ブロックの動作状況 によっては、この様な入力信号Vinが使われる状況も有り得る。

[0024]

本実施例においても、トランジスタTr2のゲートに順バイアスが印加される合間を縫 って逆バイアス(ローレベル)が印加されている。しかしながら、逆バイアス印加時間が 短い為、必ずしも十分な閾電圧変動抑制効果が得られない場合がある。すなわち、順バイ アス(ハイレベル)の継続的な変化による閾電圧の上方変動が激しい為、逆バイアスによ る下方修正効果が追いつかない場合もある。しかしながら、逆バイアスを加えない場合に 比べ、所定の閾電圧変動抑制効果が得られることは明らかである。

[0025]

図3は、本発明に係るトランジスタ回路の第二実施形態を示す模式図であり、(A)は 構成を表わす回路図であり、(B)は動作を表わすタイミングチャートである。理解を容 易にする為、図1に示した第一実施形態と対応する部分には対応する参照番号を付してあ る。本実施形態は図1の実施形態を改良したものであり、特に図2を参照して説明した様 に、十分な逆バイアス印加時間を確保できない場合に対処することを目的とする。

[0026]

(A) に示す様に、対象となるトランジスタTr2 (当該トランジスタ) と並列に追加 の薄膜トランジスタTr3が接続されている。当該トランジスタTr2のゲートには入力 信号Vinlが印加されている。前述した様に、入力信号Vinlの信号源が同時に逆バ イアス印加手段を構成している。一方追加トランジスタTr3のゲートには他の入力信号 Vin2が印加されている。この入力信号Vin2の信号源は本実施形態の特徴要素であ る補完手段を構成している。すなわちこの補完手段は、追加トランジスタTr3を当該ト ランジスタTr2に対して補完的に駆動してTr2に関し動作の妨げとならないタイミン グを強制的に作り出している。逆バイアス印加手段は、この強制的に作り出されたタイミ ングで当該薄膜トランジスタTr2に逆バイアスを印加し、Tr2の閾電圧の変動を抑制 している。

[0027]

本実施形態では、当該トランジスタTr2はNチャネル型であり、追加トランジスタT r3も同じNチャネル型である。この場合、補完手段は当該トランジスタTr2に印加さ れる信号パルスVin1と逆相の関係になる信号パルスVin2を追加トランジスタTr 3のゲートに印加する。Tr2とTr3がPチャネル型の場合も、Vin1とVin2は 互いに逆相の関係になる。一方Tr2とTr3の片方がNチャネル型で他方がPチャネル 型の場合、Vin1とVin2は同相の関係にする。

[0028]

引続き(B)を参照して(A)に示したトランジスタ回路の動作を説明する。タイミン グT1ではVin1がローレベルとなりVin2もローレベルとなる。この時互いに並行 接続したトランジスタTr2,Tr3は両方ともオフ状態になるので、出力ノードはTr 1によってVcc側にプルアップされる。この結果出力信号Voutはハイレベルとなる 。次のタイミングT2では、Vin1がハイレベルに切り替わる一方、Vin2はローレ ベルを維持する。互いに並行接続したTr2,Tr3のうち片方のTr2がオンするので 、出力ノードはVss側にプルダウンされる。この結果Voutはローレベルに切り替わ る。次のタイミングT3では逆にVin1がローレベルに遷移する一方、Vin2がハイ レベルに遷移する。これにより互いに並行接続したトランジスタTr2,Tr3のうち片 方のTr3がオン状態になる為、出力ノードは引続きVss側にプルダウンされる。従っ て Vout はローレベルを維持する。これにより入出力信号の一周期が終了し、次の周期 に移行する。

[0029]

Vin1とVin2を比較すれば明らかな様に、タイミングT2,T3で両者は互いに 逆相の関係にある。特にタイミングT3に着目すると、Tr2がオフして非動作状態に置 かれる一方、これを補完する為にTr3がオンして動作状態になる。Tr2の代わりにT r3がオン状態となることで、出力ノードは引続きVss側にプルダウンされ、目的とす る出力信号Voutを得ることができる。Tr3の補完機能により、Tr2に関し動作の 妨げとならないタイミングT3が作り出されている。Vin1の信号源である逆バイアス 印加手段は、この作り出されたタイミングT3で当該トランジスタTr2に逆バイアスを 印加している。タイミングチャートから明らかな様に、順バイアスの印加される期間T2 と逆バイアスが印加される期間T1+T3はほぼバランスが取れており、閾電圧の上方変 動を過不足なく下方修正することが可能になる。

[0030]

図4はトランジスタ回路の第三実施形態を示しており、図3に示した第二実施形態の改 良例である。(A)は本実施形態の構成を示す回路図であり、(B)は動作を示すタイミ ングチャートである。

[0031]

インバータ回路を両方ともNチャネル型のトランジスタTr1,Tr2で構成した場合 Tr1は常に動作状態に置かれる。換言するとTr1は常時順バイアスが印加された状 態にあり、閾電圧は経時的に上方シフトする。この上方シフトが極端に進行すると、正常 な動作を妨げる場合がある。そこで本実施形態は、Trlに対しても補完用のトランジス タTr4を並行接続している。

[0032]

(B) に示す様に、タイミングT1及びT2では、Tr1に対するゲート電圧V1がハ イレベルにある一方、Tr4に対するゲート電圧V2がローレベルにある。逆にタイミン グT3及びT4では、V1がローレベルに切り替わる一方、V2がハイレベルになる。こ れにより、トランジスタTr1及びTr4は互いに補完的に動作し、Tr1とTr4の組 からなるスイッチは全体として常にオン状態に維持される。その際、一方のゲート電圧V 1はタイミングT3, T4でローレベルとなり閾電圧修正用の逆バイアスを印加すること が可能である。一方V2はタイミングT1及びT2でローレベルとなる為、同様にトラン ジスタTr4に対し閾電圧変動抑制用の逆バイアスを印加することができる。

[0033]

図5は、本発明に係るトランジスタ回路'の応用例であるアクティブマトリクス表示装置 及びこれに含まれる画素回路を示す概略のブロック図である。図示する様に、アクティブ マトリクス表示装置は主要部となる画素アレイ1と周辺の回路群とで構成されている。周 辺の回路群は水平セレクタ2、ドライブスキャナ3、ライトスキャナ4などを含んでいる

[0034]

画素アレイ1は行状の走査線WSと列状の信号線DLと両者の交差する部分にマトリク ス状に配列した画素回路5とで構成されている。信号線DLは水平セレクタ2によって駆 動される。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に 別の走査線DSも配線されており、これはドライブスキャナ3によって走査される。各画 素回路5は、走査線WSによって選択された時信号線DLから信号をサンプリングする。 更に走査線DSによって選択された時、該サンプリングされた信号に応じて負荷素子を駆 動する。この負荷素子は各画素回路5に形成された電流駆動型の発光素子などである。

[0035]

図6は、図5に示した画素回路5の基本的な構成を示す参考図である。本画素回路5は 、サンプリング用薄膜トランジスタ(サンプリングトランジスタTr1)、ドライブ用薄 膜トランジスタ (ドライプトランジスタTr2)、スイッチング用薄膜トランジスタ (ス イッチングトランジスタTr3)、保持容量C1、負荷素子(有機EL発光素子)などで 構成されている。

[0036]

サンプリングトランジスタTr1は走査線WSによって選択された時導通し、信号線D Lから映像信号をサンプリングして保持容量C1に保持する。ドライブトランジスタTr

2は保持容量C1に保持された信号電位に応じて発光素子ELに対する通電量を制御する 。スイッチングトランジスタTr3は走査線DSによって制御され、発光素子ELに対す る通電をオン/オフする。すなわち、ドライブトランジスタTr2は通電量に応じて発光 素子ELの発光輝度(明るさ)を制御する一方、スイッチングトランジスタTr3は発光 素子ELの発光時間を制御している。これらの制御により、各画素回路 5 に含まれる発光 素子ELは映像信号に応じた輝度を呈し、画素アレイ1に所望の表示が映し出される。

[0037]

図7は、図6に示した画素アレイ1及び画素回路5の動作説明に供するタイミングチャ ートである。1フィールド期間(1f)の先頭で、1水平期間(1H)の間1行目の画素 回路 5 に走査線WSを介して選択パルスws [1]が印加され、サンプリングトランジス タTr1が導通する。これにより信号線DLから映像信号がサンプリングされ、保持容量 C1に書き込まれる。保持容量C1の一端はドライブトランジスタTr2のゲートに接続 している。従って、映像信号が保持容量C1に書き込まれると、ドライブトランジスタT r2のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線DS を介してスイッチングトランジスタTr3に選択パルスds [1] が印加される。この間 発光素子ELは発光を続ける。1フィールド期間1fの後半はds[1]がローレベルに なるので発光素子ELは非発光状態となる。パルスds[1]のデューティを調整するこ とで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期 間に移行すると、2行目の画素回路に対し、各走査線WS, DSからそれぞれ走査用の信 号パルスws [2], ds [2]が印加される。

[0038]

ここで図6に戻り参考例として示した画素回路5の問題点につき説明する。参考例の画 素回路5は、Tr1~Tr3が全てNチャネル型の薄膜トランジスタで構成されており、 コスト的に有利な非晶質シリコン膜を活性層に使えるという利点がある。しかしながら、 ドライブトランジスタTr2のドレインが電源電圧Vccに接続される一方、ソースがス イッチングトランジスタTr3を介して発光素子ELのアノードに接続されており、いわ ゆるソースフォロワとなっていることで問題がある。トランジスタTr2のゲートには保 持容量C1に保持された信号電圧が印加されており、基本的には一定に維持されている。 しかしながら、ソース電位は発光素子ELの電流/電圧特性の経時的な変化に伴い変動す る。一般には発光素子ELの経時劣化に伴いアノード電位は上昇しその結果ソース電位も 上昇する。ドライブトランジスタTr2は飽和領域で動作しており、前述したトランジス タ特性式で示す様に、ドレイン電流 I d s はソース電位を基準にしたゲート電位 V g s に 依存している。ゲート電圧自体は一定に保たれているにも関わらず、Tr2はソースフォ ロワとして動作するのでソース電位が発光素子ELの特性劣化に伴い変動し、これに応じ て V g s も変化する。従ってドレイン電流 I d s が変動し発光素子 E L の輝度劣化につな がるという問題がある。

[0039]

更にドライブトランジスタTr2はそれ旦身閾電圧Vthの経時変動がある。前述のト ランジスタ特性式から明らかな様に、飽和領域で動作する場合仮にVgsを一定に保って も、閾電圧Vthが変動すると、ドレイン電流IDSも変化してしまい、これに伴って発 光素子ELの輝度も変動してしまう。特に、非晶質シリコン薄膜を活性層(チャネル領域) とする薄膜トランジスタは閾電圧の経時的な変動が目立つ為、これに対処しないと発光 素子の輝度を正確に制御することはできない。

[0040]

図8は図6に示した画素回路に改良を加えた別の参考例に係る画素回路を表わしており (A) は構成を表わした回路図、(B) は動作を表わしたタイミングチャートである。

[0041]

(A) に示す様にこの改良例は、図6の画素回路に、ブートストラップ回路6と閾電圧 キャンセル回路 7 を加えた構成となっている。プートストラップ回路 6 は発光素子ELの 特性変動を吸収する様に、ドライプトランジスタTr2のゲート(G)に印加される信号

電位のレベルを自動的に制御するものであり、スイッチングトランジスタTr4を含んで いる。このスイッチングトランジスタTr4のゲートには走査線WSが接続し、ソースは 電源電位Vssに接続し、ドレインは保持容量C1の一端に接続するとともにドライブト ランジスタTr2のソース(S)に接続している。走査線WSに選択パルスが印加される と、サンプリングトランジスタTr1がオンするとともにスイッチングトランジスタTr 4 もオンする。これにより、結合容量 C 2 を介して保持容量 C 1 に映像信号 V s i g が書 き込まれる。この後走査線WSから選択パルスが解除されるとスイッチングトランジスタ Tr4がオフする為、保持容量C1は電源電位Vssから切り離され、ドライブトランジ スタTr2のソース(S)に結合される。この後走査線DSに選択パルスが印加されると スイッチングトランジスタTr3がオンしドライブトランジスタTr2を通って駆動電流 が発光素子ELに供給される。発光素子ELは発光を開始するとともにその電流/電圧特 性に応じアノード電位が上昇しドライブトランジスタTr2のソース電位の上昇をもたら す。この時保持容量C1はVssから切り離されている為ソース電位の上昇とともに保持 された信号電位も上昇(ブートストラップ)し、ドライブトランジスタTr2のゲート(G)の電位上昇をもたらす。すなわち、発光素子ELの特性変動があっても、ドライブト ランジスタTr2のゲート電圧Vgsは常に保持容量C1に保持された正味の信号電位と 一致する様になっている。この様なブートストラップ動作により、発光素子ELの特性変 動があっても、常にドライブトランジスタTr2のドレイン電流は保持容量C1に保持さ れた信号電位によって一定に保たれ、発光素子ELの輝度の変化が生じない。この様なブ ートストラップ手段6を追加することで、ドライブトランジスタTr2は発光素子ELに 対し正確な定電流源として機能できる。

[0042]

閾電圧キャンセル回路 7 はドライブトランジスタTr 2 の閾電圧の変動をキャンセルす る様にドライブトランジスタTr2のゲート(G)に印加される信号電位のレベルを調節 するものであり、スイッチングトランジスタTr5,Tr6を含んでいる。スイッチング トランジスタTr5のゲートは別の走査線AZに接続され、ドレイン/ソースはドライブ トランジスタTr2のゲートとドレインとの間に接続されている。スイッチングトランジ スタTr6のゲートは同じく走査線AZに接続され、ソースは所定のオフセット電圧Vo fsに接続され、ドレインは結合容量C2の一方の電極に接続されている。尚、図示の例 ではオフセット電圧Vofs、電源電位Vss、カソード電圧(GND)はそれぞれ異な った電位を取り得るが、場合により全て共通の電位(例えばGND)に合わせてもよい。

[0043]

走査線AZに制御パルスが印加されるとスイッチングトランジスタTr5が導通し、V c c 側からドライブトランジスタT r 2 のゲートに向かって電流が流れる為、ゲート (G) 電位が上昇する。これによりドライブトランジスタTr 2 にドレイン電流が流れ出し、 ソース(S)の電位が上昇する。ちょうどゲート電位(G)とソース電位(S)の電位差 VgsがドライブトランジスタTr2の閾電圧Vthと一致したところで、前述のトラン ジスタ特性式に従って、ドレイン電流は流れなくなる。この時のソース/ゲート間電圧V gsがトランジスタTr2の閾電圧Vthとして保持容量C1に書き込まれる。この保持 容量C1に書き込まれたVthは信号電位Vsigに上載せしてドライブトランジスタT r2のゲートに印加されるので、閾電圧Vthの効果はキャンセルされる。従ってドライ プトランジスタTr2の閾電圧Vthが経時的に変動しても、閾電圧キャンセル回路7は この変動をキャンセルすることができる。

[0044]

(B) は各走査線WS, DS, AZに印加される走査パルス波形とドライブトランジス タTr2のゲート(G)及びソース(S)の電位波形を表わすタイミングチャートである 。図示する様にVthキャンセル期間に入ると走査線AZにパルスが印加され、スイッチ ングトランジスタTr5が導通して、Tr2のゲート電位が上昇する。その後走査線DS のパルスが立ち下がる為電源 V c c 側からの電流供給が断たれる。これによりゲート電位 とソース電位の差が縮小しちょうどVthとなったところで電流が〇になる。この結果、

V t hがT r 2のゲート/ソース間に接続された保持容量C1に書き込まれる。次に走査 線WSに選択パルスが印加されるとサンプリングトランジスタTr1がオンし、結合容量 C2を介して保持容量C1に信号Vsigが書き込まれる。これにより、ドライブトラン ジスタTr2のゲートに入力される信号Vinは先に書き込まれたVthと所定のゲイン で保持されたVsigの和となる。更に走査線DSにパルスが印加され、スイッチングト ランジスタTr3がオンする。これによりドライブトランジスタTr2が入力ゲート信号 Vinに応じてドレイン電流を発光素子ELに供給し、発光が開始する。これにより発光 素子ΕLのアノード電位がΔVだけ上昇するが、ブートストラップ効果によりこのΔVが ドライブトランジスタTr2に対する入力信号Vinに上載せされる。以上の閾電圧キャ ンセル機能及びブートストラップ機能により、ドライブトランジスタTr2の閾電圧変動 や発光素子ELの特性変動があっても、これらをキャンセルして発光輝度を一定に保つこ とが可能である。

[0045]

ところでドライブトランジスタTr2のゲートには1フィールド期間1 f を通してソー スよりも高い電圧が印加されており、常時順バイアスがかかった状態となっている。ゲー トに対する順バイアスの継続的な印加により、ドライブトランジスタTr2の閾電圧Vt hは上方変動する。この変動は閾電圧キャンセル回路7によりキャンセル可能であるが、 変動が程度を超えるとキャンセル機能が追いつかず発光素子ELの輝度変化をもたらす恐 れがある。又スイッチングトランジスタTr3は発光期間中オン状態となり順バイアスが かかっている。これによりスイッチングトランジスタTr3の閾電圧は上方変動し、最悪 の場合にはスイッチングトランジスタTr3が常時カットオフ状態に陥ることも有り得る

[0046]

図9は本発明に係る画素回路の一実施形態を示しており、図8の画素回路の問題点に対 処する為、ドライブトランジスタTr2及びスイッチングトランジスタTr3にそれぞれ 閾電圧変動抑制用の逆バイアス印加手段を付けたものである。

[0047]

ドライブトランジスタTr2に対する逆バイアス印加手段は、スイッチングトランジス タTr7で構成されている。Tr7のゲートには追加の走査線WS2が接続し、ソースに は負電源Vmbが接続し、ドレインはドライブトランジスタTr2のゲート(G)に接続 している。この走査線WS2はサンプリングトランジスタTr1やスイッチングトランジ スタTr4に接続する走査線WS1と走査タイミングが異なる為、両者を別々に分けて、 WS1とWS2にしている。ここで負電源Vmbの電位は接地電位GNDよりも低く設定 されている。従って画素回路の動作に影響を与えないタイミングでWS2に選択パルスが 印加されると、Tr7がオンしドライブトランジスタTr2のゲート(G)に逆バイアス (Vmb) を印加することができる。これにより順バイアスの継続的な印加で上方シフト したトランジスタTr2の閾電圧Vthを下方修正することができる。

[0048]

スイッチングトランジスタTr3に対する逆バイアス印加手段は、走査線DS1に接続 したドライブスキャナ3(図5参照)に組み込まれている。発光期間ではスイッチングト ランジスタTr3のゲートに走査線DS1を介して順バイアスが印加され、ドレイン電流 がVccからGNDに向かって流れる。非発光期間に入ると走査線DS1の電位がGND 以下となり、スイッチングトランジスタTr3に逆バイアスが印加される。これによりT r 3の閾電圧の上方変動を下方修正できる。

[0049]

図10は、図9に示した画素回路の動作説明に供するタイミングチャートである。走査 線WS1に印加されるパルスをws1で表わし、走査線WS2に印加されるパルスをws 2で表わし、走査線A2に印加されるパルスをazで表わし、走査線DS1に印加される パルスをds1で表わしている。更に、ドライプトランジスタTr2のゲート電位(G) 、ドレイン電位(D)及びソース電位(S)の変動をパルス d s 1 のレベル変化と重ねて 表わしてある。尚、ドライプトランジスタTr2のドレイン電位(D)は同時にスイッチ ングトランジスタTr3のソース電位となっている。

[0050]

Vthキャンセル期間ではパルスazがトランジスタTr5及びTr6に印加され、ド ライブトランジスタTr2の閾電圧Vthが検知される。この検知されたVthはTr2 のゲート電位(G)とソース電位(S)との間の差として保持容量C1に保持される。次 にパルスws1がサンプリングトランジスタTr1及びスイッチングトランジスタTr4 に印加されると、映像信号Vsigがサンプリングされ、結合容量C2を介して保持容量 C1に書き込まれる。保持容量C1に書き込まれたVth及びVsigの和が、Tr2の ゲート電位 (G) とソース電位 (S) の差としてタイミングチャートに表われている。更 に発光期間に入ってスイッチングトランジスタTr3にパルスds1が印加されると、ド ライブトランジスタTr2を通してドレイン電流が発光素子ELに流れる。これによりソ -ス電位(S)が上昇するが、ブートストラップ機能によりゲート電位(G)との電位差 は一定に保たれる。ソース電位(S)の上昇に伴ってドレイン電位(D)も上昇する。こ のドレイン電位 (D) はスイッチングトランジスタTr3のソース電位となっているが、 パルスDS1の振幅はこのドレイン電位(D)よりも十分高く設定されているので、トラ ンジスタTr3のオン動作に必要な順バイアスVaが印加できる。その後非発光期間に入 るとパルスDS1がローレベルに切り替わり、トランジスタTr3はカットオフする。ド レイン電流の遮断によりドライブトランジスタTr2のドレイン電位(D)はVcc側か らGNDまで下がる。この時パルスDS1のローレベルはGNDよりも低く設定されてい る為、スイッチングトランジスタTr3のゲートには逆バイアスVbが印加される。又非 発光期間にはトランジスタTr7のゲートにパルスws2が印加される。これによりTr 7が導通し逆バイアスVmbがドライブトランジスタTr2のゲート(G)に印加される

[0051]

以上の説明から明らかな様に、ドライブトランジスタTr2及びスイッチングトランジ スタTr3にそれぞれ適切なタイミングで逆バイアスが印加される為、それぞれの閾電圧 の変動を抑制できる。しかしながら、スイッチングトランジスタTr3については若干改 善すべき余地があるので、この点につき説明を加える。トランジスタTr3の動作点を考 える場合、パルスdslの電圧レベルとドライブトランジスタのドレイン電圧(D)を考 えればよいことは上述の通りである。発光期間中スイッチングトランジスタTr3はオン しているので、パルス d s l のH電位はドレイン電位(D)よりもTr 3のV t h以上高 くなっており、Va電圧がかかっている。つまり発光期間ではトランジスタTr3のゲー ト/ソース間に順バイアスがかかる。この後非発光期間になるとパルスDS1のLレベル がGND以下となるので逆バイアスが印加される。この逆バイアス期間では、ドレイン電 位(D)がリークなどの原因でカソード電位(GND)若しくはその付近まで低下してし まう。この期間トランジスタTr3はオフ状態である為、結局トランジスタTr3のゲー ト/ソース間にはVbだけ逆バイアスがかかる。よってトランジスタTr3には順バイア ス及び逆バイアスの両者がかかる為、Tr3のVth変動はある程度防ぐことができる。 しかしながら、1フィールド期間(1 f)に占める発光時間を長くすると非発光時間は圧 迫を受け短くなる。よって逆バイアス印加時間も短くなるが、その分閾電圧の下方修正を 効果的に行なう必要があり、Vbの絶対値を大きく設定する必要がある。しかしながら、 Vbの絶対値を大きくするとパルス dslの振幅が増え、コスト増につながる。又トラン ジスタTr3の耐圧にも大きく影響してしまい、コストのみならず歩留りにも影響がある

[0052]

図11は、図9に示した画素回路を更に改良した実施形態を表わしており、理解を容易 にする為図9の画素回路と対応する部分には対応する参照番号を付してある。改良点は、 問題となったトランジスタTr3と並列に追加のトランジスタTr8を接続するとともに 、そのゲートに走査線DS2を介して補完手段を接続したことである。この補完手段は追 加トランジスタTr8をスイッチングトランジスタTr3に対して補完的に駆動して、Tr3に関し動作の妨げとならないタイミングを作り出している。走査線DS1を介してスイッチングトランジスタTr3に接続した逆バイアス印加手段は、この作り出されたタイミングでトランジスタTr3に逆バイアスを印加する様にしている。

[0053]

図12は、図11に示した画素回路の動作説明に供するタイミングチャートである。理 解を容易にする為図10に示した先の実施形態のタイミングチャートと対応する部分には 対応する参照符号を使っている。特徴点は、スイッチングトランジスタTr3のゲートに 印加されるパルスDS1と追加トランジスタTr8のゲートに印加されるパルスDS2が 互いに逆相の関係にあることである。発光期間中スイッチングトランジスタTr3のゲー トには順バイアスVaが印加される。これは図9の実施形態と同様である。次に非発光期 間に入るとパルスDS1がGNDを下回ってローレベルとなり、スイッチングトランジス タTr3がオフになる。この時トランジスタTr8が補完的に動作してオン状態となる為 、ドライブトランジスタTr2には引続き電源Vcc側から電流が供給される。従ってド ライブトランジスタTr2のドレイン電位(D)はカソード電位(GND)まで落ちず、 電源電位Vcc若しくはその近辺の電位を取ることができる。この為非発光期間に含まれ る逆バイアス期間中、スイッチングトランジスタTr3のゲート/ソース間電圧は絶対値 でVcc+Vbとなり、非常に大きな逆バイアスを印加することができる。これにより、 スイッチングトランジスタTr3に大振幅のパルスDS1を印加しなくても、閾電圧の上 方変動を効果的に下方修正することが可能である。この様に、非晶質シリコン薄膜トラン ジスタや多結晶シリコン薄膜トランジスタの閾電圧が変動しても画素回路で補正をかける ことができる為、発光素子ELの輝度劣化を防ぐことができ、高品質なアクティブマトリ クス型ディスプレイを提供できる。特に発光のオンオフ制御を行なうトランジスタのゲー トに印加されるパルスの振幅を大きくする必要がない為、ドライバの低コスト化が実現で きる。そしてドライブトランジスタのVth変動を補正しながら、スイッチングトランジ スタのVth変動も容易に補正できる。

【図面の簡単な説明】

[0054]


- 【図1】本発明に係るトランジスタ回路の第一実施形態を示す模式図である。
- 【図2】図1に示したトランジスタ回路の動作説明に供するタイミングチャートである。
- 【図3】本発明に係るトランジスタ回路の第二実施形態を示す模式図である。
- 【図4】本発明に係るトランジスタ回路の第三実施形態を示す模式図である。
- 【図5】本発明に係るアクティブマトリクス表示装置及びこれに含まれる画素回路の概要を示すプロック図である。
 - 【図6】画素回路の参考例を示すブロック図である。
- 【図7】図6に示した画素回路の動作説明に供するタイミングチャートである。
- 【図8】 画素回路の別の参考例を示す模式図である。
- 【図9】本発明に係る画素回路の第一実施形態を示す回路図である。
- 【図10】図9に示した画素回路の動作説明に供するタイミングチャートである。
- 【図11】本発明に係る画素回路の第二実施形態を示す回路図である。
- 【図12】図11に示した画素回路の動作説明に供するタイミングチャートである。


【符号の説明】


[0055]

1 · · · 画素アレイ、2 · · · 水平セレクタ、3 · · · · ドライブスキャナ、4 · · · ライトスキャナ、5 · · · 画素回路


【書類名】図面 【図1】









·· Vss




【図3】





(B)





【図4】





























【要約】

薄膜トランジスタの閾電圧の変動を補正する機能を自ら備えたトランジスタ回 【課題】 路を提供する。

【解決手段】 トランジスタ回路は、基板に形成された複数の薄膜トランジスタTr1~ Tr3と、所定の動作を行なう様に各トランジスタのゲート、ソース又はドレインを接続 する配線とを含む。動作中、薄膜トランジスタTr2には、配線を介してゲートとソース の間に反復的若しくは持続的に順バイアスがかかる。動作の妨げとならないタイミングで トランジスタTr2のゲートとソースの間に逆バイアスを印加してその閾電圧の変動を抑 制する。具体的には、トランジスタTr2に並列接続した追加トランジスタTr3を補完 的に駆動して上記した動作の妨げとならないタイミングを作り出し、該作り出されたタイ ミングでトランジスタTr2に逆バイアスを印加する。

【選択図】図3

特願2003-402673

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 [変更理由]

変更理由] 住 所 氏 名 1990年 8月30日

新規登録

東京都品川区北品川6丁目7番35号

ソニー株式会社

Document made available under the **Patent Cooperation Treaty (PCT)**

International application number: PCT/JP04/018334

International filing date:

02 December 2004 (02.12.2004)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2003-402673

Filing date:

02 December 2003 (02.12.2003)

Date of receipt at the International Bureau: 27 January 2005 (27.01.2005)

Remark:

Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.